



Docket No.: 492322013500
(PATENT)

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:
Michiru SENDA et al.

Application No.: 10/625,843

Confirmation No.: 8933

Filed: July 24, 2003

Art Unit: N/A

For: DISPLAY DEVICE

Examiner: Not Yet Assigned

SUBMISSION OF CERTIFIED FOREIGN PRIORITY DOCUMENT

U.S. Patent and Trademark Office
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

Applicants hereby claim priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

<u>Country</u>	<u>Application No.</u>	<u>Date</u>
Japan	2002-216674	July 25, 2002

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Dated: June 21, 2004

Respectfully submitted,

By 

Barry E. Bretschneider

Registration No.: 28,055
MORRISON & FOERSTER LLP
1650 Tysons Blvd, Suite 300
McLean, Virginia 22102
(703) 760-7743

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日
Date of Application:

2002年 7月25日

出願番号
Application Number:

特願2002-216674

[ST.10/C]:

[JP2002-216674]


出願人
Applicant(s):

三洋電機株式会社

2003年 6月13日

特許庁長官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2003-3046383

【書類名】 特許願

【整理番号】 KHB1020036

【提出日】 平成14年 7月25日

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/133

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 千田 みちる

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 桑野 幸徳

【代理人】

【識別番号】 100107906

【弁理士】

【氏名又は名称】 須藤 克彦

【電話番号】 0276-30-3151

【選任した代理人】

【識別番号】 100091605

【弁理士】

【氏名又は名称】 岡田 敬

【手数料の表示】

【予納台帳番号】 077770

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9904682

【プルーフの要否】 要

【書類名】 明細書
【発明の名称】 表示装置
【特許請求の範囲】

【請求項 1】 複数の画素部を備える表示装置であって、各画素部にシリアル転送されるデジタル映像信号をパラレル信号に変換するシリアル・パラレル変換部と、各画素部内に設けられ、前記パラレル信号をアナログ映像信号に変換する D A 変換部と、このアナログ映像信号が供給される画素電極と、を備えることを特徴とする表示装置。

【請求項 2】 前記シリアル・パラレル変換部は、シリアル転送されるデジタル映像信号が供給されるドレイン信号線と、このドレイン信号線に接続された複数の画素選択トランジスタと、各々の画素選択トランジスタのゲートに前記デジタル映像信号を所定のタイミングでサンプリングするためのサンプリングパルスを提供するシフトレジスタと、を有することを特徴とする請求項 1 に記載の表示装置。

【請求項 3】 前記 D A 変換部は、前記画素電極と重み付けされた容量比を持って容量結合された複数の容量電極と、デジタル映像信号に応じて周期的なクロック信号を前記複数の容量電極に供給するクロック供給部と、を有することを特徴とする請求項 1 に記載の表示装置。

【請求項 4】 前記複数の容量電極の面積は、デジタル映像信号の各ビットに対応して重み付けされていることを特徴とする請求項 3 に記載の表示装置。

【請求項 5】 外部からシリアル転送されて来るデジタル映像信号が供給されるドレイン信号線と、このドレイン信号線に接続された複数の画素選択トランジスタと、各々の画素選択トランジスタのゲートにデジタル映像信号を所定のタイミングでサンプリングするためサンプリングパルスを提供するシフトレジスタと、前記複数の画素選択トランジスタを通してパラレル変換されたデジタル映像信号を保持するデータ保持部と、複数の画素部毎に設けられた画素電極と、該画素電極と重み付けされた容量比を持って容量結合された複数の容量電極と、前記信号保持部に保持されたデジタル映像信号に応じて周期的なクロック信号を前記複数の容量電極に供給するクロック供給部と、を備えることを特徴とする表示装

置。

【請求項 6】 前記複数の容量電極の面積は、デジタル映像信号の各ビットに対応して重み付けされていることを特徴とする請求項 5 に記載の表示装置。

【請求項 7】 前記データ保持部はデータを保持するための容量を有することを特徴とする請求項 5 又は 6 に記載の表示装置。

【請求項 8】 前記データ保持部はスタティック型メモリ回路から成ることを特徴とする請求項 5 又は 6 に記載の表示装置。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は表示装置に関し、特にデジタル映像信号をアナログ映像信号に変換する D A 変換部を備えた表示装置に関する。

【 0 0 0 2 】

【従来の技術】

近年、携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。

【 0 0 0 3 】

図 1 0 に従来例に係る液晶表示装置の一表示画素の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線 5 1、ドレイン信号線 6 1 とが交差して形成されており、その交差部近傍に両信号線 5 1、6 1 に接続された画素選択薄膜トランジスタ 7 2 が設けられている。以下、薄膜トランジスタを T F T と略す。画素選択 T F T 7 2 のソース 1 1 s は液晶 2 1 の表示電極 8 0 に接続されている。

【 0 0 0 4 】

また、表示電極 8 0 の電圧を 1 フィールド期間、保持するための補助容量 8 5 が設けられており、この補助容量 8 5 の一方の端子 8 6 は画素選択 T F T 7 2 のソース 1 1 s に接続され、他方の電極 8 7 には各表示画素に共通の電位が印加されている。

【 0 0 0 5 】

ここで、ゲート信号線 5 1 に走査信号（H レベル）が印加されると、画素選択 T F T 7 2 はオン状態となり、ドレイン信号線 6 1 からアナログ映像信号が表示電極 8 0 に伝達されると共に、補助容量 8 5 に保持される。表示電極 8 0 に印加された映像信号電圧が液晶 2 1 に印加され、その電圧に応じて液晶 2 1 が配向することにより液晶表示を得ることができる。したがって、動画像、静止画像に関係なく液晶表示を行うことができる。

【 0 0 0 6 】

ところで、ドレイン信号線 6 1 に入力されるアナログ映像信号は、入力デジタル映像信号を D A 変換器によりデジタル・アナログ変換して得られる。従来、表示パネル内部に D A 変換器を内蔵する液晶表示装置においては、画素周辺部のドライバ回路に近接して D A 変換器を配置していた。

【 0 0 0 7 】

【発明が解決しようとする課題】

しかしながら、従来の液晶表示装置では、ドライバ回路に近接して D A 変換器が配置されていたため、画素部の周辺回路が複雑になり、表示パネルの額縁面積が増加するという問題があった。特に、階調電圧を外部から入力する場合、端子数が階調の数だけ増加してしまう。

【 0 0 0 8 】

また、D A 変換器によって変換されたアナログデータを、画素選択 T F T 7 2 を通して画素部に書き込むため、その（最大振幅電圧 + V_{th} ）以上の電圧を走査信号として供給しなければならない。 V_{th} は画素選択 T F T 7 2 のしきい値電圧である。このため、液晶表示装置の低電圧化及び低消費電力化を行うことが困難であった。

【 0 0 0 9 】

【課題を解決するための手段】

本発明の表示装置は、複数の画素部を備える表示装置であって、各画素部にシリアル転送されるデジタル映像信号をパラレル信号に変換するシリアル・パラレル変換部と、各画素部内に設けられ、前記パラレル信号をアナログ映像信号に変換する D A 変換部と、このアナログ映像信号が供給される画素電極と、を備える

ことを特徴とする。

【0010】

かかる構成によれば、D A変換部を画素部内に設けたので、画素部の周辺回路の構成が簡単になり、その分表示パネルの額縁面積を低減することができる。また、デジタル映像信号を外部から各画素部にシリアル転送し、このデジタル映像信号をシリアル・パラレル変換した後、D A変換するように構成したので、デジタル映像信号をパラレル転送する場合に比べて、データ転送のための配線の数削減され、各画素部に占める配線面積も縮小される結果、多階調、高精細の表示装置を得ることができる。

【0011】

【発明の実施の形態】

次に、本発明の第1の実施形態に係る表示装置について図面を参照しながら説明する。図1はこの液晶表示装置の回路図である。図において、簡単のため一つの画素部のみを示しているが、実際にはこの画素部が行列上に複数配置されている。

【0012】

ドレインドライバ（不図示）からデジタル映像信号がシリアル転送され、トランスミッションゲート1を通して、ドレイン信号線2に供給される。トランスミッションゲート1は制御クロックC P及び* C P（C Pの反転クロック）によってオンオフが制御されている。

【0013】

画素選択トランジスタG T0～G T3のドレインは、各ドレイン信号線2に共通に接続されている。画素選択トランジスタG T0～G T3の各ゲートにはデジタル映像信号を所定のタイミングでサンプリングするためサンプリングパルスS P0～S P3がそれぞれ供給されている。

【0014】

このサンプリングパルスS P0～S P3は、シフトレジスタS Rによって作成される。シフトレジスタS Rは、シフトクロックC L K及び* C L K（* C L KはC L Kの反転クロック）が印加されたクロックド・インバータ111、112及

びインバータ 1 1 3 によって構成することができる。このシフトレジスタ S R は入力クロック A P をシフトクロック C L K 及び * C L K に応じて順次シフトし、シフトレジスタの各段より、サンプリングパルス S P 0 ~ S P 3 が得られる。

【 0 0 1 5 】

画素選択トランジスタ G T 0 ~ G T 3 の各ソースには画素選択トランジスタ G T 0 ~ G T 3 を通して書き込まれたデジタル映像信号の各ビットデータを保持するための容量 C S 0 ~ C S 3 が接続されている。

【 0 0 1 6 】

容量 C S 0 ~ C S 3 に保持された各ビットデータは、次段に設けられたクロック供給用トランジスタ S T 0 ~ S T 3 のゲートに供給される。クロック供給用トランジスタ S T 0 ~ S T 3 のソースにはピクセル信号 (Pixel Signal、周期的なクロック) が供給されている。そして、クロック供給用トランジスタ S T 0 ~ S T 3 のドレインには、画素電極 1 9 と容量結合した容量電極 4 1, 4 2, 4 3, 4 4 に接続されている。

【 0 0 1 7 】

したがって、画素電極 1 9 と容量電極 4 1, 4 2, 4 3, 4 4 の間には容量 C 0, C 1, C 2, C 3 が形成されている。画素電極 1 9 と対向電極 3 2 の間には液晶 2 1 が封入されている。

【 0 0 1 8 】

すなわち、クロック供給用トランジスタ S T 0 ~ S T 3 は、ドレイン信号線 2 から画素選択トランジスタ G T 0 ~ G T 3 を通して容量 C S 0 ~ C S 3 に保持されたデジタル映像信号に応じてオンオフする。例えば、クロック供給用トランジスタ S T 0 がオンすると、ピクセル信号がクロック供給用トランジスタ S T 0 を通して容量電極 4 1 に印加される。これにより、画素電極 1 9 にはクロックの電圧振幅 V P - P 及び容量値 C 0 に応じた電圧変化 ΔV が生じる。

$$\Delta V = C 0 \cdot V P - P / (C L C + C 0) \quad \cdots \cdots (1)$$

ここで、C L C は画素電極 1 9 と対向電極 3 2 との間の容量値である。したがって、容量 C 0, C 1, C 2, C 3 をデジタル映像信号のビットに対応させて重み付けをすれば、このデジタル映像信号をアナログ変換した電圧を画素電極 1 9 に供給す

ることができる。

【 0 0 1 9 】

上記 ΔV は一般的には次式で表すことができる。

$$\Delta V = \Sigma C \cdot VP - P / (CLC + \Sigma C) \cdots \cdots (2)$$

$$\Sigma C = n0 \cdot C0 + n1 \cdot C1 + n2 \cdot C2 + n3 \cdot C3 \cdots \cdots (3)$$

($n0, n1, n2, n3$) はデジタル映像信号データであり、各ビットは「1」または「0」である。ここで、各結合容量は例えば、 $C1 = 2 C0$, $C2 = 2^2 C0$, $C3 = 2^3 C0$ となるように対向面積若しくは電極間距離が設定され、容量値の重み付けされている。

【 0 0 2 0 】

なお、画素電極 19 にリセット信号を供給するリセット用トランジスタ RT が設けられている。これにより、後述するように液晶 21 に対して交互に反転電圧を加える反転駆動方式を実現することができる。

【 0 0 2 1 】

次に、上述した構成の液晶表示装置の動作について図面を参照しながら説明する。

【 0 0 2 2 】

図 3 及び図 4 に、液晶表示装置のタイミング図を示す。まず図 3 を参照して、シリアル・パラレル変換の動作について説明する。制御クロック CP がハイに立ち上がると、トランスミッションゲート 1 がオンし、デジタル映像信号 Data がトランスミッションゲート 1 を通って、ドレイン信号線 2 にシリアルデータとして時系列的に供給される。デジタル映像信号 Data の各ビットデータは、サンプリングパルス SP0 ~ SP3 によってサンプリングされ、画素選択トランジスタ GT0 ~ GT3 を通してパラレルデータに変換されて容量 CS0 ~ CS3 に保持される。図 3 の例では、(1, 0, 1, 0) の 4 ビットのデジタル映像信号 Data が保持される。

【 0 0 2 3 】

次に、パラレル変換後の AD 変換動作について説明する。ピクセル信号は、トランジスタ ST0 ~ ST3 を介して容量電極 41 ~ 44 に供給される信号であり、

所定の周期で 0 V と 3 V とを繰り返す。リセット制御信号は、リセット用トランジスタ R T のゲートに供給される信号である。リセット制御信号は、ピクセル信号が反転する直前にハイになるパルス信号である。対向電極 3 2 は例えば 3 V の直流レベルに固定されている。

【 0 0 2 4 】

いま、ドレイン信号線 2 に供給されたシリアルデジタル映像信号が、上述のシリアル・パラレル変換動作により、例えば 4 ビットのパラレル信号 (1, 0, 0, 0,) に変換されたとする。すると、画素選択トランジスタ G T 0 ~ G T 3 を通して容量 C S 0 ~ C S 3 のうち、「1」のデータが供給される C S 0 が充電され、C S 1 ~ C S 3 が放電されて、(1, 0, 0, 0) のデータが保持される。これにより、クロック供給用トランジスタ S T 0 がオン、S T 1 ~ S T 3 がオフとなり、ピクセル信号がクロック供給用トランジスタ S T 0 を通して容量電極 4 1 に印加される。

【 0 0 2 5 】

ピクセル信号が 0 V から 3 V に変化すると、容量電極 4 1 は画素電極 1 9 と容量結合しているので、画素電極 1 9 の電圧は、対向電極 3 2 と同じ電位の 3 V から、容量電極 4 1 と画素電極 1 9 の容量値に応じた電位 $\Delta V 0$ だけ上昇する。同様に、4 ビットの他のデータが入力されれば、各ビットの「1」「0」に応じてトランジスタ S T 0 ~ S T 3 がオン、オフし、画素電極 1 9 の電位は 4 ビットのデジタル映像信号に応じた電位となる。4 ビットのデジタル映像信号は、容量 C S 0 ~ C S 3 に保持される。これら容量 C S 0 ~ C S 3 に充電された電荷がトランジスタのリーク等によって放電され、トランジスタ S T 0 ~ S T 3 のしきい値よりも低くなると、データとして消失されるので、その前にデータをリフレッシュする必要がある。

【 0 0 2 6 】

このように、容量 C S 0 ~ C S 3 を有するデータ保持部にデータを保持することによって、静止画を表示する際に、データ保持部のリフレッシュに必要な最低限の周波数までフレームレートを低下させることができるので、表示装置の消費電力を削減することができる。また、従来のようにドライバ周辺部に D A C を設け

ず、画素内に容量結合によってDACを内蔵させたので、表示装置の額縁をより狭くすることができる。

【0027】

次に、リセット信号が「H」になると、リセット用トランジスタRTがオンし、画素電極19の電圧を対向電極32の電位と等しい電位、即ち3Vにリセットする。リセット信号が「L」に戻った後、ピクセル信号が3Vから0Vに変化する。これにより、画素電極19の電圧は容量結合により3Vから ΔV_0 だけ下降する。このように、画素電極19の電圧は対向電極32に対して反転するように変化するので、液晶21の劣化を招くことなく駆動することができる。

【0028】

データ保持部のリフレッシュ周期は、ピクセル信号の周期と全く同期させず、独立した周期とすることができる。それぞれデータ保持部のリフレッシュの必要性と、液晶の劣化を考慮したピクセル信号の反転必要性とを満たす範囲で、それぞれ最も遅い周期に設定すれば、より消費電力を削減することができて好適である。ただし、データのリフレッシュによって回路動作すると、回路内の配線同士の寄生容量などによって画像にノイズが生じる恐れがあるため、それぞれの周期をできるだけ遅く設定しつつ、両者を同期させるのが最も好適である。

【0029】

図5に、液晶表示装置の他のタイミング図を示す。この図についても、パラレル変換後のAD変換動作のタイミングを示している。この場合では、対向電極32は交流駆動されている。ピクセル信号は基準クロックを分周し、それを遅延させて作成され、0Vと3Vの電圧振幅を有している。対向電極32とピクセル信号とは、位相のずれがある。

【0030】

また、リセット用トランジスタRTは、リセット制御信号に応じて、画素電極19の電圧をリセット信号#1またはリセット信号#2の信号レベルにリセットする。図においては、リセット信号#1が選択された場合を示している。リセット信号#1は、対向電極より先行し、リセット制御信号がハイになる直前もしくは同時に変動する信号である。今、対向電極が0Vであり、リセット制御信号が

ハイになると、画素電極は、2 Vにリセットされる。

【0031】

そして、リセット制御信号がロウに戻り、ピクセル信号が反転して0 Vとなると、容量電極41～44と画素電極との容量結合により、画素電極の電位が2 Vから ΔV 下がる。以下同様に、このタイミング図から明らかなように、画素電極19は対向電極32に対して交互に反転するように駆動される。

【0032】

次に、本発明の第2の実施形態に係る表示装置について図面を参照しながら説明する。図6は、第2の実施形態に係る表示装置の回路図である。図において、簡単のため一つの画素部のみを示しているが、実際の表示装置ではこの画素部が行列上に複数配置されている。また、第1の実施形態を説明した図1と同一の構成部分については同一符号を付し、その説明を省略する。

【0033】

本実施形態では、第1の実施形態におけるデータ保持用の容量CS0～CS3に代えて、スタティック型メモリ回路5～8を設けた点が大きく異なっている。スタティック型メモリ回路5～8は、正帰還された2つのインバータ回路によって構成することができる。第1の実施形態では、データ保持にリフレッシュ動作が必要であったが、本実施形態では、スタティック型メモリ回路であるので、データの保持をより確実に行うことができる。また、静止画表示する際、外部回路や各ドライバ回路を止めて、データ保持部に保持されたデータを表示すれば良いので、第1の実施形態に比較して、さらに低消費電力とすることができる。ただし、第1の実施形態に比較して素子数が多く、回路が複雑で、必要な面積も大きくなる。なお、この表示装置の動作については第1の実施形態と同様であるため説明を省略する。

【0034】

次に、本発明の反射型液晶表示装置への適用例について説明する。反射型液晶表示装置のデバイス構造について図7を参照しながら説明する。

【0035】

図7に示すように、一方の絶縁性基板10上に、多結晶シリコンから成り島化

された半導体層 1 1 上にゲート絶縁膜 1 2 が形成されている。半導体層 1 1 の上方には、ゲート絶縁膜 1 2 を介在してゲート電極 1 3 が形成される。ゲート電極 1 3 の両側に位置する下層の半導体層 1 1 には、ソース 1 1 s 及びドレイン 1 1 d が形成されている。このような構造の薄膜トランジスタは、画素選択トランジスタ G T 0 ~ G T 3 やリセット用トランジスタ R T に用いられる。この図では、リセット用トランジスタ R T に対応させて描かれている。

【 0 0 3 6 】

ゲート電極 1 3 及びゲート絶縁膜 1 2 上には層間絶縁膜 1 4 が堆積され、そのドレイン 1 1 d に対応した位置にコンタクトホール 1 5 が形成されており、そのコンタクトホール 1 5 を介してドレイン 1 1 d はドレイン電極 1 6 に接続されている。また、ソース 1 1 s は層間絶縁膜 1 4 上に設けた平坦化絶縁膜 1 7 に設けたコンタクトホール 1 8 も介して画素電極 1 9 に接続されている。また、薄膜トランジスタと離れて層間絶縁膜 1 4 上にアルミニウム (A 1) 等から成る容量電極 4 1, 4 2, 4 3 が形成されており、上方の画素電極 1 9 と容量結合することにより、容量 C 1, C 2, C 3 が形成される。

【 0 0 3 7 】

平坦化絶縁膜 1 7 上に形成された各画素電極 1 9 はアルミニウム (A 1) 等の反射材料から成っている。各画素電極 1 9 及び平坦化絶縁膜 1 7 上には液晶 2 1 を配向するポリイミド等から成る配向膜 2 0 が形成されている。

【 0 0 3 8 】

他方の絶縁性基板 3 0 上には、赤 (R)、緑 (G)、青 (B) の各色を呈するカラーフィルタ、I T O (Indium Tin Oxide) 等の透明導電性膜から成る対向電極 3 2、及び液晶 2 1 を配向する配向膜 3 3 が順に形成されている。カラー表示としない場合にはカラーフィルタは不要である。

【 0 0 3 9 】

こうして形成された一対の絶縁性基板 1 0, 3 0 の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶 2 1 を充填して、反射型液晶表示装置が完成する。

【 0 0 4 0 】

図 8 は反射型液晶表示装置の他のデバイス構造を示す図である。この構造では、画素電極 1 9 は層間絶縁膜 1 4 上に設けた電極 1 9 A に、平坦化絶縁膜 1 7 に設けられたコンタクトホール 1 8 A を介して接続される。そして、ゲート絶縁膜 1 2 上に容量電極 4 1, 4 2, 4 3 が形成される。これにより、容量電極 4 1, 4 2, 4 3 は電極 1 9 A を介して画素電極 1 9 と容量結合される。

【 0 0 4 1 】

次に、本発明の第 3 の実施形態に係る表示装置について図面を参照しながら説明する。図 9 は、第 3 の実施形態に係る表示装置の回路図である。図において、簡単のため一つの画素部のみを示しているが、実際の表示装置ではこの画素部が行列上に複数配置されている。また、第 1 の実施形態を説明した図 1 と同一の構成部分については同一符号を付し、その説明を省略する。

【 0 0 4 2 】

本実施形態は、本発明をエレクトロルミネッセンス表示装置に適用した例である。各画素に設けられた浮遊電極 4 5 と複数の容量電極 4 1 ~ 4 4 とが容量結合し、浮遊電極 4 5 の電位を変動させる点は、上記第 1, 2 の実施形態と同様である。さらに、E L 駆動トランジスタ 4 6、定電流源 4 7、E L 素子 4 8 を有する。E L 素子 4 8 は、素子に流れる電流の大きさに応じた輝度で発光する発光素子である。本実施形態において、浮遊電極 4 5 は、E L 駆動トランジスタ 4 6 のゲートに接続されている。E L 駆動トランジスタは、浮遊電極 4 5 の電位に応じて導電率が変化するようにしきい値が設定され、浮遊電極 4 5 の電位に応じた大きさの電流が定電流源 4 7 から E L 素子 4 8 に供給され、それに応じた輝度で E L 素子 4 8 が発光する。もちろん、E L 素子 4 8 を L E D など、その他の発光素子に置換することで、電流駆動型の表示装置に容易に適用することができる。

【 0 0 4 3 】

【発明の効果】

本発明の表示装置によれば、画素部にデジタル映像信号をアナログ映像信号に変換する D A 変換器を設けたので、画素部の周辺回路の構成が簡単になり、その分額縁の面積を低減することができる。また、デジタル映像信号を外部から各画素部にシリアル転送し、このデジタル映像信号をシリアル・パラレル変換した後

、D/A変換するように構成したので、デジタル映像信号をパラレル転送する場合に比べて、データ転送のための配線の数削減され、各画素部に占める配線面積も縮小される結果、多階調、高精細の表示装置を得ることができる。

【図面の簡単な説明】

【図 1】

本発明の第 1 の実施形態に係る液晶表示装置を示す回路構成図である。

【図 2】

図 1 のシフトレジスタ S/R の回路図である。

【図 3】

本発明の第 1 の実施形態に係る液晶表示装置の動作を説明するタイミング図である。

【図 4】

本発明の第 1 の実施形態に係る液晶表示装置の動作を説明するタイミング図である。

【図 5】

本発明の第 1 の実施形態に係る液晶表示装置の動作を説明する他のタイミング図である。

【図 6】

本発明の第 2 の実施形態に係る液晶表示装置を示す回路構成図である。

【図 7】

反射型液晶表示装置のデバイス構造を示す断面図である。

【図 8】

反射型液晶表示装置の他のデバイス構造を示す断面図である。

【図 9】

本発明の第 3 の実施形態に係るエレクトロルミネッセンス表示装置を示す回路構成図である。


【図 10】

従来例に係る液晶表示装置の他の回路構成図である。


【符号の説明】

1	トランスミッションゲート
2	ドレイン信号線
5～8	スタティック型メモリ回路
19	画素電極
21	液晶
32	対向電極
41～44	容量電極
SR	シフトレジスタ
C0～C3	容量
CS0～CS3	容量
GT0～GT3	画素選択トランジスタ
RT	リセット用トランジスタ
ST0～ST3	クロック供給用トランジスタ


【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【图 8】



【図 9】



【図 10】



【書類名】 要約書

【要約】

【課題】画素部の周辺回路の構成を簡単にし、その分パネルの額縁面積を低減すると共に、配線数を低減する。

【解決手段】ドレイン信号線 2 を通して、デジタル映像信号を各画素部にシリアル転送する。このデジタル映像信号を画素選択トランジスタ G T 0 ~ G T 3 でサンプリングして、シリアル・パラレル変換した後、D A 変換部でアナログ映像信号に変換する。この D A 変換部は、画素電極 1 9 と重み付けされた容量比を持って、容量結合された複数の容量電極 4 1 ~ 4 4 と、デジタル映像信号に応じて周期的なクロック信号を複数の容量電極 4 1 ~ 4 4 に供給するクロック供給部とから成る。そのアナログ映像信号は画素電極 1 9 に印加される。

【選択図】 図 1

【書類名】 手続補正書
 【整理番号】 KHB1020036
 【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2002-216674

【補正をする者】

【識別番号】 000001889
 【氏名又は名称】 三洋電機株式会社
 【代表者】 桑野 幸徳

【代理人】

【識別番号】 100107906
 【弁理士】
 【氏名又は名称】 須藤 克彦
 【電話番号】 0276-30-3151

【手続補正 1】

【補正対象書類名】 特許願
 【補正対象項目名】 発明者
 【補正方法】 変更

【補正の内容】

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
 社内

【氏名】 千田 みちる

【発明者】

【住所又は居所】 鳥取県鳥取市南吉方3丁目201番地 鳥取三洋電機株式会社
 社内

【氏名】 秋間 勇夫

【その他】 発明者の欄の記載に誤記がありましたので、補正します。
 。（誤記の理由）特許願作成時の錯誤により、共同発明

者である「秋間 勇夫」に関する事項の記載漏れを生じた為です。

【プルーフの要否】 要


認定・付加情報

特許出願の番号	特願2002-216674
受付番号	50201139158
書類名	手続補正書
担当官	田中 則子 7067
作成日	平成14年10月10日

<認定情報・付加情報>

【提出日】	平成14年 8月 1日
-------	-------------

【書類名】 手続補正書（方式）
【整理番号】 9999999999
【提出日】 平成14年 8月26日
【あて先】 特許庁長官 殿
【事件の表示】
 【出願番号】 特願2002-216674
【補正をする者】
 【識別番号】 000001889
 【氏名又は名称】 三洋電機株式会社
 【代表者】 桑野 幸徳
【代理人】
 【識別番号】 100107906
 【弁理士】
 【氏名又は名称】 須藤 克彦
 【連絡先】 電話 0 2 7 6 - 3 0 - 3 1 5 1
【発送番号】 070143
【手続補正 1】
 【補正対象書類名】 手続補正書
 【補正対象項目名】 証明書
 【補正方法】 追加
 【補正の内容】
 【提出物件の目録】
 【物件名】 発明者相互の宣誓書 2

(B)20201640170


宣誓書

平成 1 4 年 8 月 20 日

私こと、千田みちるは、以下の通り宣誓致します。

記

私は、特願 2 0 0 2 - 2 1 6 6 7 4 号に係る発明について、秋間 勇大 氏と共同
で発明したことに相違ありません。

住所又は居所 大阪府守口市京阪本通 2 丁目 5 番 5 号 三洋電機株式会社内

氏名

千田 みちる (雷)

2

宣誓書

平成 1 4 年 8 月 2 2 日

私こと、秋間 勇夫は、以下の通り宣誓致します。

記

私は、特願 2 0 0 2 - 2 1 6 6 7 4 号に係る発明について、千田 みちる 氏と共同で発明したことに相違ありません。

住所又は居所 鳥取県鳥取市南吉方 3 丁目 2 0 1 号 鳥取三洋電機株式会社内

氏名

秋間 勇夫



平成14年 8月27日差出



【書類名】 手続補正書 (方式)
【整理番号】 KHB1020036H
【提出日】 平成14年8月26日
【あて先】 特許庁長官 殿

(B)20201640170



【事件の表示】
【出願番号】 特願2002-216674号

【補正をする者】
【識別番号】 000001889
【氏名又は名称】 三洋電機株式会社
【代表者】 桑野 幸徳

【代理人】
【識別番号】 100107906
【弁理士】
【氏名又は名称】 須藤 克彦
【連絡先】 電話0276-30-3151
【発送番号】 070143



【手続補正1】
【補正対象書類名】 手続補正書
【補正対象項目名】 証明書
【補正方法】 追加
【補正の内容】
【提出物件の目録】
【物件名】 発明者相互の宣誓書 2

認定・付加情報

特許出願の番号	特願 2 0 0 2 - 2 1 6 6 7 4
受付番号	2 0 2 0 1 6 4 0 1 7 0
書類名	手続補正書（方式）
担当官	田中 則子 7 0 6 7
作成日	平成 1 4 年 1 0 月 1 0 日

< 認定情報・付加情報 >

【提出日】 平成14年 8月27日

【提出された物件の記事】

【提出物件名】 発明者相互の宣誓書 1

出 願 人 履 歴 情 報

識別番号 [000001889]

1. 変更年月日 1993年10月20日

[変更理由] 住所変更

住 所 大阪府守口市京阪本通2丁目5番5号

氏 名 三洋電機株式会社